

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-97632

(43) 公開日 平成11年(1999) 4月9日

(51) Int.Cl.<sup>6</sup>  
H 0 1 L 27/04  
21/822  
21/28  
識別記号  
3 0 1

F I  
H 0 1 L 27/04  
21/28  
C  
3 0 1 R

審査請求 有 請求項の数12 O L (全 17 頁)

(21) 出願番号 特願平10-198240

(22) 出願日 平成10年(1998) 7月14日

(31) 優先権主張番号 特願平9-198118

(32) 優先日 平 9 (1997) 7月24日

(33) 優先権主張国 日本 (J P)

(31) 優先権主張番号 特願平9-198119

(32) 優先日 平 9 (1997) 7月24日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000005843

松下電子工業株式会社

大阪府高槻市幸町1番1号

(72) 発明者 中尾 圭策

大阪府高槻市幸町1番1号 松下電子工業株式会社内

(72) 発明者 松田 明浩

大阪府高槻市幸町1番1号 松下電子工業株式会社内

(72) 発明者 井筒 康文

大阪府高槻市幸町1番1号 松下電子工業株式会社内

(74) 代理人 弁理士 前田 弘 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【課題】 容量素子の上に設けられた、チタン膜を有する金属配線に対する熱処理工程において、チタン膜のチタン原子が容量上部電極を構成する金属結晶の結晶粒界を通して容量絶縁膜中に拡散する事態を防止する。

【解決手段】 半導体基板10の上に、下部電極11、容量絶縁膜12及び上部電極13から構成される容量素子が形成されている。層間絶縁膜14には下部電極用コンタクトホール15及び上部電極用コンタクトホール16が形成されている。上部電極用コンタクトホール16の底面及び壁面並びに層間絶縁膜14の上における上部電極用コンタクトホール16の周辺部には、窒化チタン膜からなる拡散防止用導電膜17が形成されている。下部電極用コンタクトホール15及び上部電極用コンタクトホール16の内部を含む層間絶縁膜14の上には、チタン膜18a、第1の窒化チタン膜18b、アルミニウム膜18c及び第2の窒化チタン膜18dからなる金属配線18が形成されている。



1

## 【特許請求の範囲】

## 【請求項1】 基板と、

前記基板上に設けられ、容量下部電極、絶縁性金属酸化物膜からなる容量絶縁膜及び容量上部電極から構成される容量素子と、

前記容量素子の上に設けられ、前記容量上部電極に達する開口部を有する層間絶縁膜と、

前記層間絶縁膜の上に、前記開口部を介して前記容量上部電極と電気的に接続されるように設けられ、チタン膜を有する金属配線と、

前記容量上部電極と前記金属配線との間に設けられ、前記金属配線のチタン膜を構成するチタン原子が前記容量上部電極を通過して前記容量絶縁膜に拡散することを防止する導電性を有する拡散防止膜とを備えていることを特徴とする半導体装置。

【請求項2】 前記拡散防止膜は、導電性を有する金属窒化膜又は金属酸化膜であることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記容量絶縁膜は、強誘電体膜又は高誘電体膜であることを特徴とする請求項1に記載の半導体装置。

【請求項4】 前記チタン膜は、前記金属配線の下層に設けられ、前記金属配線と前記上部電極との密着性を向上させる密着層であり、

前記拡散防止膜は、窒化チタン膜であることを特徴とする請求項1に記載の半導体装置。

【請求項5】 前記容量上部電極は、結晶粒界を持つ結晶構造を有していることを特徴とする請求項1に記載の半導体装置。

【請求項6】 基板の上に、容量下部電極、絶縁性金属酸化物膜からなる容量絶縁膜及び容量上部電極から構成される容量素子を形成する工程と、

前記容量素子の上に、前記容量上部電極に到達するコンタクトホールを有する層間絶縁膜を形成する工程と、

前記コンタクトホールを含む前記層間絶縁膜の上に全面に亘って、チタン原子の通過を阻止する導電性膜を堆積する工程と、

前記導電性膜に対して、該導電性膜における少なくとも前記コンタクトホールの内部に位置する部分が残存するようにパターンニングを行なって、前記導電性膜からなる拡散防止膜を形成する工程と、

前記層間絶縁膜の上に、前記拡散防止膜を介して前記容量上部電極と電気的に接続されるように、チタン膜を有する金属配線を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項7】 基板の上に、第1の金属膜、絶縁性金属酸化物膜、第2の金属膜及びチタン原子の通過を阻止する導電性膜を順次堆積する工程と、

前記第2の金属膜及び導電性膜を同一のエッチングマスクを用いてパターン化して、前記第2の金属膜からなる

2

容量上部電極及び前記導電性膜からなる拡散防止膜を形成する工程と、

前記絶縁性金属酸化膜をパターン化して容量絶縁膜を形成すると共に、前記第1の金属膜をパターン化して容量下部電極を形成する工程と、

前記容量下部電極、容量絶縁膜及び容量上部電極から構成される容量素子の上に、前記容量上部電極に到達するコンタクトホールを有する層間絶縁膜を形成する工程と、

10 前記層間絶縁膜の上に、前記拡散防止膜を介して前記容量上部電極と電気的に接続されるように、チタン膜を有する金属配線を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項8】 基板の上に、容量下部電極及び絶縁性金属酸化物膜からなる容量絶縁膜を形成する工程と、

前記容量絶縁膜の上を含む前記基板の上に、容量上部電極が形成される領域に開口部を有する層間絶縁膜を堆積する工程と、

20 前記開口部を含む前記層間絶縁膜の上に全面に亘って、金属膜及びチタン原子の通過を阻止する導電性膜を順次形成する工程と、

前記導電性膜の上における前記開口部と対応する部位にレジストパターンを形成する工程と、

前記金属膜及び導電性膜に対して前記レジストパターンをマスクとしてドライエッチングを行なって、前記金属膜及び導電性膜における前記開口部に位置する部分を残存させることにより、前記金属膜からなる前記容量上部電極及び前記導電性膜からなる拡散防止膜を形成する工程と、

30 前記レジストパターンを除去した後、前記層間絶縁膜の上に、前記拡散防止膜を介して前記容量上部電極と電気的に接続されるように、チタン膜を有する金属配線を形成する工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項9】 前記導電性膜は、導電性を有する金属窒化膜又は金属酸化膜であることを特徴とする請求項6～8のいずれか1項に記載の半導体装置の製造方法。

40 【請求項10】 前記容量絶縁膜は、強誘電体膜又は高誘電体膜であることを特徴とする請求項6～8のいずれか1項に記載の半導体装置の製造方法。

【請求項11】 前記チタン膜は、前記金属配線の下層に設けられ、前記金属配線と前記容量上部電極との密着性を向上させる密着層であり、

前記拡散防止膜は、窒化チタン膜であることを特徴とする請求項6～8のいずれか1項に記載の半導体装置の製造方法。

【請求項12】 前記容量上部電極は、結晶粒界を持つ結晶構造を有していることを特徴とする請求項6～8のいずれか1項に記載の半導体装置の製造方法。

50 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、半導体装置、特に強誘電体膜又は高誘電体膜等の絶縁性金属酸化膜からなる容量絶縁膜を有する容量素子を備えた半導体装置及びその製造方法に関する。

## 【0002】

【従来の技術】近年、マイクロコンピュータ等の高速化及び低消費電力化の進展に伴って、民生用電子機器が一段と高度化しており、これらに使用される半導体装置の微細化が急速に進んできている。

【0003】半導体装置の微細化に伴って、電子機器から発せられる電磁波雑音である不要輻射が重大な問題となっており、この不要輻射を低減する手段の一つとして、強誘電体膜又は高誘電体膜を容量絶縁膜として用いる大容量の容量素子を半導体集積回路に内蔵する技術が注目されている。

【0004】また、ダイナミックRAMの高集積化に伴って、容量絶縁膜として、従来のシリコン酸化膜又はシリコン窒化膜に代えて、高誘電体膜を用いる技術が広く研究されている。

【0005】さらに、低動作電圧で且つ高速の書き込み及び読み出し可能な不揮発性RAMの実用化を目指して、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行われている。なお、容量絶縁膜として強誘電体膜を用いる強誘電体メモリは、強誘電体膜の自発分極状態が反転する否かによって、強誘電体メモリのデータ線に対して流出入する電荷量が異なる現象を利用している。

【0006】前記の半導体装置を実現するための重要課題は、容量素子の特性を劣化させることなく容量素子の高集積化を実現できる技術を開発することである。

【0007】以下、従来の半導体装置について図13を参照しながら説明する。

【0008】図13は従来の半導体装置の断面構造を示しており、図13に示すように、シリコンからなる半導体基板1の上には、第1の白金膜からなる下部電極2、強誘電体膜からなる容量絶縁膜3及び第2の白金膜からなる上部電極4が形成されており、これら下部電極2、容量絶縁膜3及び上部電極4によって容量素子が構成されている。容量素子を含む半導体基板1の上には全面に亘ってシリコン酸化膜又はシリコン窒化膜等からなる層間絶縁膜5が堆積されており、該層間絶縁膜5には下部電極用コンタクトホール6及び上部電極用コンタクトホール7が形成されている。下部電極用コンタクトホール6及び上部電極用コンタクトホール7の内部を含む層間絶縁膜5の上には、チタン膜8a、第1の窒化チタン膜8b、アルミニウム膜8c及び第2の窒化チタン膜8dからなる金属配線8が形成されている。

【0009】以下、従来の半導体素子の製造方法について、図14(a)～(e)を参照しながら説明する。

【0010】まず、図14(a)に示すように、半導体基板1の上に全面に亘って第1の白金膜2A、強誘電体膜3A及び第2の白金膜4Aを順次堆積した後、図14(b)に示すように、第2の白金膜4Aを選択的にエッチングして上部電極4を形成する。その後、強誘電体膜3Aの結晶構造を回復させて安定させるために、強誘電体膜3Aに対して酸素雰囲気下において熱処理を行なう。

【0011】次に、図14(c)に示すように、強誘電体膜3A及び第1の白金膜2Aを選択的にエッチングして、強誘電体膜3Aからなる容量絶縁膜3及び第1の白金膜2Aからなる下部電極2を形成する。その後、容量絶縁膜3を構成する強誘電体膜の結晶構造を回復させて安定させるために、容量絶縁膜3に対して酸素雰囲気下において熱処理を行なう。

【0012】次に、図14(d)に示すように、半導体基板1の上に全面に亘ってシリコン酸化膜又はシリコン窒化膜からなる層間絶縁膜5を堆積した後、層間絶縁膜5に下部電極用コンタクトホール6及び上部電極用コンタクトホール7を形成する。その後、容量絶縁膜3を構成する強誘電体膜の結晶構造を回復させて安定させるために、容量絶縁膜3に対して酸素雰囲気下において熱処理を行なう。

【0013】尚、前述した強誘電体膜の結晶構造を回復するために行なう熱処理工程において、下部電極2又は上部電極4と容量絶縁膜3とが反応して下部電極2又は上部電極4が酸化する事態を防止するために、下部電極2又は上部電極4としては、熱処理時に容量絶縁膜3を構成する強誘電体膜3Aと反応し難いと共に高温下でも耐酸化性を有する白金膜を用いている。

【0014】次に、図14(e)に示すように、下部電極用コンタクトホール6及び上部電極用コンタクトホール7の内部を含む半導体基板1の上に全面に亘って、チタン膜8a、第1の窒化チタン膜8b、アルミニウム膜8c及び第2の窒化チタン膜8dを順次堆積した後、フォトリソグラフィにより配線のパターニングを行なう。これらチタン膜8a、第1の窒化チタン膜8b、アルミニウム膜8c及び第2の窒化チタン膜8dからなる金属配線8を形成する。尚、チタン膜8aは、アルミニウム膜8cと上部電極4を構成する白金膜との密着性を向上させる密着層となり、第1の窒化チタン膜8bはアルミニウム膜8cのアルミニウムが上部電極4に拡散するのを防止するバリア層となり、第2の窒化チタン膜8dはフォトリソグラフィにより配線のパターニングを行なう際の反射防止膜となる。

【0015】次に、金属配線8を構成するチタン膜8aと層間絶縁膜5との密着性をより向上させるために、金属配線8に対して熱処理を行なう。

## 【0016】

【発明が解決しようとする課題】ところが、強誘電体膜

5

の結晶構造を安定させるために行なう熱処理工程において、上部電極を構成する白金膜が柱状結晶構造になるため、金属配線と層間絶縁膜との密着性を向上させるために行なう熱処理工程において、金属配線を構成するチタン膜のチタン原子が上部電極を構成する白金膜の柱状結晶の結晶粒界を通して容量絶縁膜中に拡散してしまう。このため、容量絶縁膜を構成する強誘電体膜の組成が変化するので、容量素子の電気特性が劣化してしまうという問題がある。

—【0017】尚、上部電極が白金膜により構成される場合に限られず、上部電極がイリジウム膜、ルテニウム膜、ロジウム膜又はパラジウム膜等である場合にも、通常、柱状結晶構造を有するので、金属配線を構成するチタン膜のチタン原子が上部電極を構成する柱状結晶の結晶粒界を通して容量絶縁膜中に拡散するという問題が発生する。

【0018】前記に鑑み、本発明は、容量素子の上に設けられた、チタン膜を有する金属配線に対する熱処理工程において、チタン膜のチタン原子が容量素子の上部電極を構成する金属結晶の結晶粒界を通して容量絶縁膜中に拡散する事態を防止することを目的とする。

【0019】

【課題を解決するための手段】前記の目的を達成するため、本発明に係る半導体装置は、基板と、基板上に設けられ、容量下部電極、絶縁性金属酸化物膜からなる容量絶縁膜及び容量上部電極から構成される容量素子と、容量素子の上に設けられ、容量上部電極に達する開口部を有する層間絶縁膜と、層間絶縁膜の上に、開口部を介して容量上部電極と電気的に接続されるように設けられ、チタン膜を有する金属配線と、容量上部電極と金属配線との間に設けられ、金属配線のチタン膜を構成するチタン原子が容量上部電極を通過して容量絶縁膜に拡散することを防止する導電性を有する拡散防止膜とを備えている。

【0020】本発明の半導体装置によると、容量上部電極と金属配線との間に、金属配線のチタン膜を構成するチタン原子が容量上部電極を通過して容量絶縁膜に拡散することを防止する拡散防止膜が設けられているため、金属配線に対する熱処理工程において、チタン膜のチタン原子は容量上部電極を構成する金属結晶の結晶粒界を通して容量絶縁膜中に拡散しない。

【0021】本発明の半導体装置において、拡散防止膜は、導電性を有する金属窒化膜又は金属酸化膜であることが好ましい。

【0022】本発明に係る半導体装置において、容量絶縁膜は、強誘電体膜又は高誘電体膜であることが好ましい。

【0023】本発明の半導体装置において、チタン膜は、金属配線の下層に設けられ金属配線と上部電極との密着性を向上させる密着層であり、拡散防止膜は窒化チ

6

タン膜であることが好ましい。

【0024】本発明の半導体装置において、容量上部電極は、結晶粒界を持つ結晶構造を有していることが好ましい。

【0025】本発明に係る第1の半導体装置の製造方法は、基板の上に、容量下部電極、絶縁性金属酸化物膜からなる容量絶縁膜及び容量上部電極から構成される容量素子を形成する工程と、容量素子の上に、容量上部電極に到達するコンタクトホールを有する層間絶縁膜を形成する工程と、コンタクトホールを含む層間絶縁膜の上に全面に亘って、チタン原子の通過を阻止する導電性膜を形成する工程と、導電性膜に対して、該導電性膜における少なくともコンタクトホールの内部に位置する部分が残存するようにパターニングを行なって、導電性膜からなる拡散防止膜を形成する工程と、層間絶縁膜の上に、拡散防止膜を介して容量上部電極と電気的に接続されるように、チタン膜を有する金属配線を形成する工程とを備えている。

【0026】本発明に係る第2の半導体装置の製造方法は、基板の上に、第1の金属膜、絶縁性金属酸化物膜、第2の金属膜及びチタン原子の通過を阻止する導電性膜を順次堆積する工程と、第2の金属膜及び導電性膜を同一のエッチングマスクを用いてパターン化して、第2の金属膜からなる容量上部電極及び導電性膜からなる拡散防止膜を形成する工程と、絶縁性金属酸化物膜をパターン化して容量絶縁膜を形成すると共に、第1の金属膜をパターン化して容量下部電極を形成する工程と、容量下部電極、容量絶縁膜及び容量上部電極から構成される容量素子の上に、容量上部電極に到達するコンタクトホールを有する層間絶縁膜を形成する工程と、層間絶縁膜の上に、拡散防止膜を介して容量上部電極と電気的に接続されるように、チタン膜を有する金属配線を形成する工程とを備えている。

【0027】本発明に係る第3の半導体装置の製造方法は、基板の上に、容量下部電極及び絶縁性金属酸化物膜からなる容量絶縁膜を形成する工程と、容量絶縁膜の上を含む基板の上に、容量上部電極が形成される領域に開口部を有する層間絶縁膜を堆積する工程と、開口部を含む層間絶縁膜の上に全面に亘って、金属膜及びチタン原子の通過を阻止する導電性膜を順次形成する工程と、導電性膜の上における開口部と対応する部位にレジストパターンを形成する工程と、金属膜及び導電性膜に対してレジストパターンをマスクとしてドライエッチングを行なって、金属膜及び導電性膜における開口部に位置する部分を残存させることにより、金属膜からなる容量上部電極及び導電性膜からなる拡散防止膜を形成する工程と、レジストパターンを除去した後、層間絶縁膜の上に、拡散防止膜を介して容量上部電極と電気的に接続されるように、チタン膜を有する金属配線を形成する工程とを備えている。

7

【0028】第1〜第3の半導体装置の製造方法において、導電性膜は、導電性を有する金属窒化膜又は金属酸化膜であることが好ましい。

【0029】第1〜第3の半導体装置の製造方法において、容量絶縁膜は、強誘電体膜又は高誘電体膜であることが好ましい。

【0030】第1〜第3の半導体装置の製造方法において、チタン膜は、金属配線の下層に設けられ、金属配線と容量上部電極との密着性を向上させる密着層であり、拡散防止膜は、窒化チタン膜であることが好ましい。

【0031】第1〜第3の半導体装置の製造方法において、容量上部電極は、結晶粒界を持つ結晶構造を有していることが好ましい。

【0032】

【発明の実施の形態】

(第1の実施形態)以下、本発明の第1の実施形態に係る半導体装置について図1を参照しながら説明する。

【0033】図1は第1の実施形態に係る半導体装置の断面構造を示しており、図1に示すように、シリコンからなる半導体基板10の上には、第1の白金膜からなる下部電極11、強誘電体膜又は高誘電体膜等の絶縁性金属酸化膜からなる容量絶縁膜12及び第2の白金膜からなる上部電極13が順次形成されており、これら下部電極11、容量絶縁膜12及び上部電極13によって容量素子が構成されている。この場合、下部電極11と電気的に接続する金属配線を上部電極13の側方を通過して上方に引き出すために、下部電極11は上部電極13よりも大きい。

【0034】容量素子を含む半導体基板10の上には全面に亘って例えばシリコン酸化膜からなる層間絶縁膜14が堆積されており、該層間絶縁膜14には下部電極用コンタクトホール15及び上部電極用コンタクトホール16が形成されている。

【0035】第1の実施形態の特徴として、上部電極用コンタクトホール16の底面及び壁面並びに層間絶縁膜14の上における上部電極用コンタクトホール16の周辺部には、導電性の金属窒化膜例えば窒化チタン膜からなる拡散防止用導電膜17が形成されている。

【0036】下部電極用コンタクトホール15及び上部電極用コンタクトホール16の内部を含む層間絶縁膜14の上には、チタン膜18a、第1の窒化チタン膜18b、アルミニウム膜18c及び第2の窒化チタン膜18dからなる金属配線18が形成されている。この場合、一の金属配線18は、下部電極用コンタクトホール15の内部において下部電極15と直接に電気的に接続されていると共に、他の金属配線18は、上部電極用コンタクトホール16の内部において上部電極13と拡散防止用導電膜17を介して電気的に接続されている。

【0037】尚、チタン膜18aは、層間絶縁膜14と金属配線18との密着性を向上させると共にアルミニウ

8

ム膜18cと下部電極11又は上部電極13との密着性を向上させる密着層となり、第1の窒化チタン膜18bはアルミニウム膜18cのアルミニウムが上部電極13に拡散するのを防止するバリア層となり、第2の窒化チタン膜18dはフォトリソグラフィにより配線のパターンニングを行なう際の反射防止膜となる。

【0038】以下、本発明の第1の実施形態に係る半導体装置の製造方法について、図6(a)〜(c)及び図7(a)〜(c)を参照しながら説明する。

【0039】まず、図6(a)に示すように、半導体基板10の上に全面に亘って第1の白金膜11A、強誘電体膜12A及び第2の白金膜13Aを順次堆積する。

【0040】次に、図6(b)に示すように、第2の白金膜13Aを選択的にエッチングして上部電極13を形成した後、強誘電体膜12A及び第1の白金膜11Aを選択的にエッチングして、強誘電体膜12Aからなる容量絶縁膜12及び第1の白金膜11Aからなる下部電極11を形成する。この場合、強誘電体膜12A及び第1の白金膜11Aを同一のマスクを用いてエッチングするとマスクずれを防止できるので好ましいが、強誘電体膜12A及び第1の白金膜11Aに対して異なるマスクを用いて別々にエッチングを行なってもよい。その後、容量絶縁膜12に対して、下部電極11と電気的に接続する金属配線を上方に引き出す領域を形成するために、選択的にエッチングを行なった後、容量絶縁膜12を構成する強誘電体膜の結晶構造を回復させて安定させるために、容量絶縁膜12に対して酸素雰囲気下において熱処理を行なう。

【0041】次に、図6(c)に示すように、半導体基板10の上に全面に亘って、シリコン酸化膜からなる層間絶縁膜14を堆積した後、該層間絶縁膜14に対して選択的にエッチングを行なって、下部電極用コンタクトホール15及び上部電極用コンタクトホール16を形成する。その後、容量絶縁膜12を構成する強誘電体膜の結晶構造を回復させて安定させるために、容量絶縁膜12に対して酸素雰囲気下において熱処理を行なう。

【0042】次に、図7(a)に示すように、下部電極用コンタクトホール15及び上部電極用コンタクトホール16の内部を含む半導体基板10の上に全面に亘って窒化チタン膜17Aを堆積した後、該窒化チタン膜17Aの上における上部電極用コンタクトホール16及びその周縁部と対応する部位にレジストパターン19を形成する。

【0043】次に、図7(b)に示すように、レジストパターン19をマスクとして窒化チタン膜17Aに対してドライエッチングを行なって、窒化チタン膜17Aからなり、上部電極用コンタクトホール16の底面及び壁面を覆うと共に層間絶縁膜14の上面における上部電極用コンタクトホール16の周辺部を覆う拡散防止用導電膜17を形成する。

50

9

【0044】次に、図7(c)に示すように、拡散防止用導電膜17及び層間絶縁膜14の上に、チタン膜18a、第1の窒化チタン膜18b、アルミニウム膜18c及び第2の窒化チタン膜18'dを順次堆積した後、フォトリソグラフィにより配線のパターンニングを行なって、金属配線18を形成する。

【0045】次に、金属配線18を構成するチタン膜18aと層間絶縁膜14との密着性をより向上させるために、金属配線18に対して熱処理を行なう。

【0046】第1の実施形態によると、上部電極用コンタクトホール16の底面及び壁面並びに層間絶縁膜14の上面における上部電極用コンタクトホール16の周辺部は、結晶粒界が存在せず且つ結晶構造が緻密である窒化チタン膜17Aからなる拡散防止用導電膜17によって覆われているため、金属配線18を構成するチタン膜18aのチタン原子は拡散防止用導電膜17中を通過しない。このため、金属配線18に対する熱処理工程において、チタン膜18aのチタン原子が上部電極13を構成する金属結晶の結晶粒界を通して容量絶縁膜12中に\*

10

\*拡散する事態を防止することができる。従って、第1の実施形態によると、信頼性の高い容量素子を有する半導体装置を実現できる。

【0047】また、第1の実施形態によると、上部電極用コンタクトホール16の内部のみならず、層間絶縁膜14の上面における上部電極用コンタクトホール16の周辺部をも拡散防止用導電膜17によって覆われるようにしたため、窒化チタン膜17Aをパターンニングするマスクが若干位置ずれしても、上部電極用コンタクトホール16の底面を拡散防止用導電膜17によって確実に覆うことができる。

【0048】以下、第1の実施形態に係る半導体装置の評価について説明する。

【0049】[表1]は、第1の実施形態に係る半導体装置における容量素子の特性と、従来の半導体装置における容量素子の特性との比較結果を示している。

【0050】

[表1]

	絶縁耐圧 (V)	データ保持時間 (年)
第1の実施形態	40	10
従来の容量素子	20	1

【0051】[表1]から分かるように、第1の実施形態においては、容量素子の絶縁耐性は、40Vであって従来の容量素子の絶縁耐性の2倍になっている。また、データ保持期間は、10年であって従来の容量素子の約10倍になっている。

【0052】(第2の実施形態)以下、本発明の第2の実施形態に係る半導体装置について図2を参照しながら説明する。

【0053】図2は第2の実施形態に係る半導体装置の断面構造を示しており、図2に示すように、シリコンからなる半導体基板20の上には、第1の白金膜からなる下部電極21、強誘電体膜又は高誘電体膜等の絶縁性金属酸化物膜からなる容量絶縁膜22及び第2の白金膜からなる上部電極23が順次形成されており、これら下部電極21、容量絶縁膜22及び上部電極23によって容量素子が構成されている。

【0054】容量素子を含む半導体基板20の上には全面に亘って例えばシリコン酸化膜からなる層間絶縁膜24が堆積されており、該層間絶縁膜24には下部電極用コンタクトホール25及び上部電極用コンタクトホール26が形成されている。

【0055】第2の実施形態の特徴として、上部電極用コンタクトホール26の内部には、窒化チタン膜からな

る拡散防止用導電膜27が充填されている。

【0056】下部電極用コンタクトホール25の内部を含む層間絶縁膜24の上には、チタン膜28a、第1の窒化チタン膜28b、アルミニウム膜28c及び第2の窒化チタン膜28dからなる金属配線28が形成されている。この場合、一の金属配線28は、下部電極用コンタクトホール25の内部において下部電極21と直接に電氣的に接続されていると共に、他の金属配線28は、上部電極用コンタクトホール26の上部において上部電極23と拡散防止用導電膜27を介して電氣的に接続されている。つまり、他の金属配線28は上下方向に屈曲することなく上部電極23と電氣的に接続されているので、他の金属配線28と上部電極23との電氣的接続は確実になる。

【0057】以下、本発明の第2の実施形態の変形例に係る半導体装置について図3を参照しながら説明する。

【0058】図3は第2の実施形態の変形例に係る半導体装置の断面構造を示しており、以下においては、第2の実施形態と異なる点についてのみ説明する。

【0059】第2の実施形態の変形例の特徴として、上部電極用コンタクトホール26の内部における下部のみ、例えば窒化チタン膜からなる拡散防止用導電膜27が堆積されている。このため、チタン膜28a、第1の

11

窒化チタン膜 28b、アルミニウム膜 28c 及び第 2 の窒化チタン膜 28d からなる金属配線 28 は、上部電極用コンタクトホール 26 の内部に入り込んでいる。従って、一の金属配線 28 は、下部電極用コンタクトホール 25 の内部において下部電極 21 と直接に電氣的に接続されていると共に、他の金属配線 28 は、上部電極用コンタクトホール 26 の内部において上部電極 23 と拡散防止用導電膜 27 を介して電氣的に接続されている。

【0060】以下、本発明の第 2 の実施形態に係る半導体装置の製造方法について、図 8 (a) ~ (c) 及び図 9 (a) ~ (c) を参照しながら説明する。

【0061】まず、図 8 (a) に示すように、半導体基板 20 の上に全面に亘って第 1 の白金膜 21A、強誘電体膜 22A 及び第 2 の白金膜 23A を順次堆積する。

【0062】次に、図 8 (b) に示すように、第 2 の白金膜 23A を選択的にエッチングして上部電極 23 を形成した後、強誘電体膜 22A 及び第 1 の白金膜 21A を選択的にエッチングして、強誘電体膜 22A からなる容量絶縁膜 22 及び第 1 の白金膜 21A からなる下部電極 21 を形成する。その後、容量絶縁膜 22 に対して、下部電極 21 と電氣的に接続する金属配線を上方に引き出す領域を形成するために、選択的にエッチングを行なった後、容量絶縁膜 22 を構成する強誘電体膜の結晶構造を回復させて安定させるために、容量絶縁膜 22 に対して酸素雰囲気下において熱処理を行なう。

【0063】次に、図 8 (c) に示すように、半導体基板 20 の上に全面に亘って、シリコン酸化膜からなる層間絶縁膜 24 を堆積した後、該層間絶縁膜 24 に対して選択的にエッチングを行なって、下部電極用コンタクトホール 25 及び上部電極用コンタクトホール 26 を形成する。その後、容量絶縁膜 22 を構成する強誘電体膜の結晶構造を回復させて安定させるために、容量絶縁膜 22 に対して酸素雰囲気下において熱処理を行なう。

【0064】次に、図 9 (a) に示すように、半導体基板 10 の上に全面に亘って窒化チタン膜 27A を堆積した後、該窒化チタン膜 27A の上における上部電極用コンタクトホール 26 と対応する部位にレジストパターン 29 を形成する。

12

\* 【0065】次に、図 9 (b) に示すように、窒化チタン膜 27A に対してレジストパターン 29 をマスクとしてドライエッチングを行なった後、レジストパターン 29 を除去することにより、上部電極用コンタクトホール 26 の内部にのみ、窒化チタン膜 27A からなる拡散防止用導電膜 27 を形成する。

【0066】次に、図 9 (c) に示すように、拡散防止用導電膜 27 及び層間絶縁膜 24 の上に、チタン膜 28a、第 1 の窒化チタン膜 28b、アルミニウム膜 28c 及び第 2 の窒化チタン膜 28d からなる金属配線 28 を形成した後、金属配線 28 を構成するチタン膜 28a と層間絶縁膜 24 との密着性をより向上させるために、金属配線 28 に対して熱処理を行なう。

【0067】第 2 の実施形態又はその変形例によると、上部電極用コンタクトホール 26 の内部に、結晶粒界が存在せず且つ結晶構造が緻密である窒化チタン膜 27A からなる拡散防止用導電膜 27 が形成されているため、金属配線 28 を構成するチタン膜 28a のチタン原子は拡散防止用導電膜 27 中を通過しない。このため、金属配線 28 に対する熱処理工程において、チタン膜 28a のチタン原子が上部電極 23 を構成する金属結晶の結晶粒界を通過して容量絶縁膜 22 中に拡散する事態を防止することができる。従って、第 2 の実施形態又はその変形例によると、信頼性の高い容量素子を有する半導体装置を実現できる。

【0068】また、第 2 の実施形態によると、上部電極用コンタクトホール 26 の内部に拡散防止用導電膜 27 が充填されているため、金属配線 28 が上部電極用コンタクトホール 26 の部分において屈曲していないので、金属配線 28 と上部電極 23 との接触が良好である。

【0069】以下、第 2 の実施形態に係る半導体装置の評価について説明する。

【0070】[表 2] は、第 2 の実施形態に係る半導体装置における容量素子の特性と、従来の半導体装置における容量素子の特性との比較結果を示している。

【0071】

[表 2]

	絶縁耐圧 (V)	データ保持時間 (年)
第 2 の実施形態	40	10
従来の容量素子	20	1

【0072】[表 2] から分かるように、第 2 の実施形態においては、容量素子の絶縁耐性は、40V であって従来の容量素子の絶縁耐性の 2 倍になっている。また、データ保持期間は、10 年であって従来の容量素子の約

10 倍になっている。

【0073】(第 3 の実施形態) 以下、本発明の第 3 の実施形態に係る半導体装置について図 4 を参照しながら説明する。

13

【0074】図4は第3の実施形態に係る半導体装置の断面構造を示しており、図4に示すように、シリコンからなる半導体基板30の上には、第1の白金膜からなる下部電極31、強誘電体膜又は高誘電体膜等の絶縁性金属酸化物膜からなる容量絶縁膜32及び第2の白金膜からなる上部電極33が順次形成されており、これら下部電極31、容量絶縁膜32及び上部電極33によって容量素子が構成されている。

【0075】容量素子を含む半導体基板30の上には全面に亘ってシリコン酸化膜又はシリコン窒化膜等からなる層間絶縁膜34が堆積されており、該層間絶縁膜34には下部電極用コンタクトホール35及び上部電極用コンタクトホール36が形成されている。

【0076】第3の実施形態の特徴として、上部電極33の上には、該上部電極33と同じ平面形状を有し、窒化チタン膜からなる拡散防止用導電膜37が形成されている。

【0077】下部電極用コンタクトホール35及び上部電極用コンタクトホール36の内部を含む層間絶縁膜34の上には、チタン膜38a、第1の窒化チタン膜38b、アルミニウム膜38c及び第2の窒化チタン膜38dからなる金属配線38が形成されている。この場合、一の金属配線38は、下部電極用コンタクトホール35の内部において下部電極35と直接に電氣的に接続されていると共に、他の金属配線38は、上部電極用コンタクトホール36の上部において上部電極33と拡散防止用導電膜37を介して電氣的に接続されている。

【0078】以下、本発明の第3の実施形態に係る半導体装置の製造方法について、図10(a)～(e)を参照しながら説明する。

【0079】まず、図10(a)に示すように、半導体基板30の上に全面に亘って第1の白金膜31A、強誘電体膜32A、第2の白金膜33A及び窒化チタン膜37Aを順次堆積する。

【0080】次に、図10(b)に示すように、窒化チタン膜37A及び第2の白金膜33Aに対して同一のエッチングマスクを用いてパターニングを行なって、窒化チタン膜37Aからなる拡散防止用導電膜37及び第2の白金膜33Aからなる上部電極33を形成した後、強誘電体膜32Aの結晶構造を回復させて安定させるために、該強誘電体膜32Aに対して酸素雰囲気下において熱処理を行なう。

【0081】次に、図10(c)に示すように、強誘電

14

体膜32A及び第1の白金膜31Aに対してパターニングを行なって、強誘電体膜32Aからなる容量絶縁膜32及び第1の白金膜31Aからなる下部電極31を形成した後、容量絶縁膜32に対して、下部電極31と電氣的に接続する金属配線を上方に引き出す領域を形成するために、選択的にエッチングを行なう。その後、容量絶縁膜32を構成する強誘電体膜の結晶構造を回復させて安定させるために、容量絶縁膜32に対して酸素雰囲気下において熱処理を行なう。

10 【0082】次に、図10(d)に示すように、半導体基板30の上に全面に亘って、シリコン酸化膜からなる層間絶縁膜34を堆積した後、該層間絶縁膜34に対して選択的にエッチングを行なって、下部電極用コンタクトホール35及び上部電極用コンタクトホール36を形成する。その後、容量絶縁膜32を構成する強誘電体膜の結晶構造を回復させて安定させるために、容量絶縁膜12に対して酸素雰囲気下において熱処理を行なう。

【0083】次に、図10(e)に示すように、拡散防止用導電膜37及び層間絶縁膜34の上に、チタン膜38a、第1の窒化チタン膜38b、アルミニウム膜38c及び第2の窒化チタン膜38dからなる金属配線38を形成した後、金属配線38を構成するチタン膜38aと層間絶縁膜34との密着性をより向上させるために、金属配線38に対して熱処理を行なう。

【0084】第3の実施形態によると、上部電極用コンタクトホール36の内部に、結晶粒界が存在せず且つ結晶構造が緻密である窒化チタン膜37Aからなる拡散防止用導電膜37が形成されているため、金属配線38を構成するチタン膜38aのチタン原子は拡散防止用導電膜37中を通過しない。このため、金属配線38に対する熱処理工程において、チタン膜38aのチタン原子が上部電極33を構成する金属結晶の結晶粒界を通過して容量絶縁膜32中に拡散する事態を防止することができ、従って、第3の実施形態によると、信頼性の高い容量素子を有する半導体装置を実現できる。

【0085】以下、第3の実施形態に係る半導体装置の評価について説明する。

【0086】[表3]は、第3の実施形態に係る半導体装置における容量素子の特性と、従来の半導体装置における容量素子の特性との比較結果を示している。

【0087】

【表3】

40



	絶縁耐圧 (V)	データ保持時間 (年)
第3の実施形態	40	10
従来の容量素子	20	1

【0088】 [表3] から分かるように、第3の実施形態においては、容量素子の絶縁耐性は、40Vであって従来の容量素子の絶縁耐性の2倍になっている。また、データ保持期間は、10年であって従来の容量素子の約10倍になっている。

【0089】 (第4の実施形態) 以下、本発明の第4の実施形態に係る半導体装置について図5を参照しながら説明する。

【0090】 図5は第4の実施形態に係る半導体装置の断面構造を示しており、図5に示すように、シリコンからなる半導体基板40の上には、第1の白金膜からなる下部電極41、強誘電体膜又は高誘電体膜等の絶縁性金属酸化物膜からなる容量絶縁膜42及び第2の白金膜からなる上部電極43が順次形成されており、これら下部電極41、容量絶縁膜42及び上部電極43によって容量素子が構成されている。

【0091】 容量素子を含む半導体基板40の上には全面に亘ってシリコン酸化膜又はシリコン窒化膜等からなる層間絶縁膜44が堆積されており、該層間絶縁膜44には下部電極用コンタクトホール45及び上部電極用コンタクトホール46が形成されている。

【0092】 第4の実施形態の特徴として、下部電極用コンタクトホール45及び上部電極用コンタクトホール46の内部における下部にのみ、例えば窒化チタン膜からなる拡散防止用導電膜47が堆積されている。

【0093】 下部電極用コンタクトホール45及び上部電極用コンタクトホール46の内部を含む層間絶縁膜44の上には、チタン膜48a、第1の窒化チタン膜48b、アルミニウム膜48c及び第2の窒化チタン膜48dからなる金属配線48が形成されている。この場合、一の金属配線48は、下部電極用コンタクトホール45の内部において下部電極41と拡散防止用導電膜47を介して電氣的に接続されていると共に、他の金属配線48は、上部電極用コンタクトホール46の内部において上部電極43と拡散防止用導電膜47を介して電氣的に接続されている。

【0094】 以下、本発明の第4の実施形態に係る半導体装置の製造方法について、図11(a)～(c)及び図12(a)～(c)を参照しながら説明する。

【0095】 まず、図11(a)に示すように、半導体基板40の上に全面に亘って第1の白金膜41A及び強誘電体膜42Aを順次堆積する。

【0096】 次に、図11(b)に示すように、強誘電体膜42A及び第1の白金膜41Aに対して選択的にエッチングを行なって、強誘電体膜42Aからなる容量絶縁膜42及び第1の白金膜41Aからなる下部電極41を形成した後、容量絶縁膜42に対して、下部電極41と電氣的に接続する金属配線を上方に引き出す領域を形成するために、選択的にエッチングを行なう。その後、容量絶縁膜42を構成する強誘電体膜の結晶構造を回復させて安定させるために、容量絶縁膜42に対して酸素雰囲気下において熱処理を行なう。

【0097】 次に、図11(c)に示すように、半導体基板40の上に全面に亘って層間絶縁膜44を堆積した後、該層間絶縁膜44の上に、下部電極用コンタクトホール形成領域及び上部電極用コンタクトホール形成領域に開口部を有する第1のレジストパターン49を形成する。その後、層間絶縁膜44に対して第1のレジストパターン49をエッチングマスクとしてパターンニングを行なって、層間絶縁膜44に下部電極用コンタクトホール45及び上部電極用コンタクトホール46を形成する。

【0098】 次に、図12(a)に示すように、第1のレジストパターン49を除去した後、下部電極用コンタクトホール45及び上部電極用コンタクトホール46の内部を含む全面に亘って、第2の白金膜43A及び窒化チタン膜47Aを順次堆積する。その後、窒化チタン膜47Aの上における上部電極用コンタクトホール46と対応する部位に第2のレジストパターン50を形成する。

【0099】 次に、図12(b)に示すように、第2の白金膜43A及び窒化チタン膜47Aに対して第2のレジストパターン50をマスクとしてドライエッチングを行なった後、第2のレジストパターン50を除去することにより、上部電極形成用コンタクトホール46の内部において、第2の白金膜43Aからなる上部電極43を形成すると共に窒化チタン膜47Aからなる拡散防止用導電膜47を形成する。

【0100】 次に、図12(c)に示すように、拡散防止用導電膜47及び層間絶縁膜44の上に、チタン膜48a、第1の窒化チタン膜48b、アルミニウム膜48c及び第2の窒化チタン膜48dからなる金属配線48を形成した後、金属配線48を構成するチタン膜48aと層間絶縁膜44との密着性をより向上させるために、金属配線48に対して熱処理を行なう。

17

【0101】第4の実施形態によると、上部電極用コンタクトホール46の内部に、結晶粒界が存在せず且つ結晶構造が緻密である窒化チタン膜47Aからなる拡散防止用導電膜47が形成されているため、金属配線48を構成するチタン膜48aのチタン原子は拡散防止用導電膜47中を通過しない。このため、金属配線48に対する熱処理工程において、チタン膜48aのチタン原子が上部電極43を構成する金属結晶の結晶粒界を通して容量絶縁膜42中に拡散する事態を防止することができ \*

	絶縁耐圧 (V)	データ保持時間 (年)
第4の実施形態	40	10
従来の容量素子	20	1

【0105】[表4]から分かるように、第4の実施形態においては、容量素子の絶縁耐性は、40Vであって従来の容量素子の絶縁耐性の2倍になっている。また、データ保持期間は、10年であって従来の容量素子の約10倍になっている。

【0106】尚、第1～第4の実施形態においては、拡散防止用導電膜17、27、37、47として、窒化チタン膜を用いたが、これに代えて、タングステン、イリジウム、タンタル、ロジウム、パラジウム、ジルコニウム、ニオブ及びバナジウムよりなる群から選ばれた少なくとも1種の元素からなる金属膜を用いてもよく、タングステン、タンタル、ジルコニウム、ニオブ及びバナジウムからなる群から選ばれた少なくとも1つの元素の金属窒化膜を用いてもよく、また、イリジウム、ロジウム、パラジウム、オスミウム及びルテニウムからなる群から選ばれた少なくとも1つの元素の金属酸化膜を用いてもよい。これらの金属膜、金属窒化膜及び金属酸化膜は、結晶粒界が存在せず且つ結晶構造が緻密であるため、窒化チタン膜と同様に、金属配線18、28、38、48を構成するチタン膜のチタン原子の通過を阻止する。

【0107】また、拡散防止用導電膜17、27、37、47として、前記の金属酸化膜を用いると、該金属酸化膜は、酸化物の状態導電性を有するので、容量絶縁膜12、22、32、42を構成する強誘電体膜の結晶構造を回復させて安定させるべく酸素雰囲気下における熱処理を行なっても、導電性が損なわれることはない。

【0108】さらに、拡散防止用導電膜17、27、37、47としては、前記の金属膜、金属窒化膜及び金属酸化膜のうちの少なくとも2つの膜からなる積層体を用いてもよい。

【0109】第1～第4の実施形態においては、下部電

18

\*る。従って、第4の実施形態によると、信頼性の高い容量素子を有する半導体装置を実現できる。

【0102】以下、第4の実施形態に係る半導体装置の評価について説明する。

【0103】[表4]は、第4の実施形態に係る半導体装置における容量素子の特性と、従来の半導体装置における容量素子の特性との比較結果を示している。

【0104】

【表4】

極11、21、31、41又は上部電極13、23、33、43としては、白金膜に代えて、白金膜及び酸化イリジウムを含む多層膜を用いてもよい。

【0110】第3又は第4の実施形態においては、膜厚の薄い上部電極33、43及び拡散防止用導電膜37、47を交互に複数層づつ積層してもよい。このようにすると、熱膨張による変形のない安定した上部電極を得ることができる。

【0111】第1～第4の実施形態においては、容量絶縁膜12、22、32、42を構成する強誘電体膜としては、チタン酸バリウム又はチタン酸ジルコン酸鉛等のペロブスカイト型強誘電体膜又は $\text{SrBi}_2\text{Ta}_2\text{O}_9$ 等のピスマス層状ペロブスカイト型強誘電体膜等を用いてもよい。

【0112】また、容量絶縁膜12、22、32、42として、強誘電体膜以外の絶縁性金属酸化膜、例えば高誘電体膜を用いると、容量素子をダイナミックRAMに応用することもできる。

【0113】第1～第4の実施形態においては、層間絶縁膜14、24、34、44としては、シリコン酸化膜に代えて、シリコン窒化膜又はシリコン窒化酸化膜を用いてもよい。また、半導体基板10、20、30、40としては、ガラス基板等の絶縁性基板、導電性基板又はトランジスタ等が形成された半導体基板であってもよい。

【0114】

【発明の効果】本発明の半導体装置によると、容量上部電極と金属配線との間に拡散防止膜が設けられているため、金属配線に対する熱処理工程において、金属配線を構成するチタン膜のチタン原子が容量上部電極を構成する金属結晶の結晶粒界を通して容量絶縁膜中に拡散しないので、信頼性の高い容量素子を有する半導体装置を実現することができる。

19

【0115】本発明の半導体装置において、拡散防止膜が導電性を有する金属窒化膜又は金属酸化膜であると、導電性の金属窒化膜又は金属酸化膜は、結晶粒界が存在せず且つ結晶構造が緻密であるため、チタン原子の通過を確実に阻止できる。特に、拡散防止膜が導電性の金属酸化膜であると、金属酸化膜は、酸化物の状態では導電性を有するので、容量絶縁膜を構成する強誘電体膜の結晶構造を回復するべく酸素雰囲気下における熱処理を行なっても、導電性が損なわれることはない。

【0116】本発明に係る半導体装置において、容量絶縁膜が強誘電体膜であると、信頼性の高い不揮発性メモリを得ることができ、また、容量絶縁膜が高誘電体膜であると、信頼性の高いダイナミックメモリを得ることができる。

【0117】本発明の半導体装置において、チタン膜が金属配線と上部電極との密着性を向上させる密着層であると、金属配線と上部電極との密着性を向上させることができ、また、拡散防止膜が窒化チタン膜であると、拡散防止膜の堆積時に副産物が形成されないと共に、チタン膜のチタンが拡散防止膜中に少し拡散しても、拡散防止膜の性質が変化しないので、容量素子の特性が安定する。

【0118】本発明の半導体装置において、容量上部電極が結晶粒界を持つ結晶構造を有していると、チタン原子は容量上部電極を通過し易くなるが、チタン原子は拡散防止膜によって容量上部電極に到達することが阻止されるため、容量絶縁膜に拡散することはない。

【0119】第1の半導体装置の製造方法によると、容量素子の上に形成されたコンタクトホールを有する層間絶縁膜の上にチタン原子の通過を阻止する導電性膜を堆積した後、導電性膜に対してパターンニングを行なって、導電性膜におけるコンタクトホールの内部に位置する部分を残存させ、その後、チタン膜を有する金属配線を形成するので、容量素子の上部電極と金属配線との間に、チタン原子が容量上部電極を通過して容量絶縁膜に拡散することを防止する拡散防止膜を確実に設けることができる。

【0120】第2の半導体装置の製造方法によると、順次堆積された、第1の金属膜、絶縁性金属酸化物膜、第2の金属膜及びチタン原子の通過を阻止する導電性膜のうち、第2の金属膜及び導電性膜をパターン化して容量上部電極及び拡散防止膜を形成した後、コンタクトホールを有する層間絶縁膜を介してチタン膜を有する金属配線を形成するので、容量素子の上部電極と金属配線との間に、チタン原子が容量上部電極を通過して容量絶縁膜に拡散することを防止する拡散防止膜を確実に設けることができる。

【0121】第3の半導体装置の製造方法によると、容量絶縁膜の上に形成され容量上部電極を形成する領域に開口部を有する層間絶縁膜の上に、金属膜及びチタン原

20

子の通過を阻止する導電性膜を順次堆積した後、金属膜及び導電性膜に対して開口部と対応する部位に形成されたレジストパターンをマスクとしてドライエッチングを行なって、金属膜からなる容量上部電極及び導電性膜からなる容量絶縁膜を形成し、その後、チタン膜を有する金属配線を形成するので、容量素子の上部電極と金属配線との間に、チタン原子が容量上部電極を通過して容量絶縁膜に拡散することを防止する拡散防止膜を確実に設けることができる。

【0122】従って、第1～第3の半導体装置の製造方法によると、本発明に係る半導体装置を確実に製造することができる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る半導体装置の断面図である。

【図2】本発明の第2の実施形態に係る半導体装置の断面図である。

【図3】本発明の第2の実施形態の変形例に係る半導体装置の断面図である。

【図4】本発明の第3の実施形態に係る半導体装置の断面図である。

【図5】本発明の第4の実施形態に係る半導体装置の断面図である。

【図6】(a)～(c)は本発明の第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図7】(a)～(c)は本発明の第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図8】(a)～(c)は本発明の第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図9】(a)～(c)は本発明の第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図10】(a)～(e)は本発明の第3の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図11】(a)～(c)は本発明の第4の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図12】(a)～(c)は本発明の第4の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。

【図13】従来の半導体装置の断面図である。

【図14】(a)～(e)は従来の半導体装置の製造方法の各工程を示す断面図である。

#### 【符号の説明】

10 半導体基板

11 下部電極

11A 第1の白金膜


12 容量絶縁膜

12A 強誘電体膜


13 上部電極




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 11】




【図 10】



【図 12】




【図 13】





【図 14】



フロントページの続き

(72)発明者 伊東 豊二  
大阪府高槻市幸町 1 番 1 号 松下電子工業  
株式会社内

(72)発明者 三河 巧  
大阪府高槻市幸町 1 番 1 号 松下電子工業  
株式会社内

(72)発明者 那須 徹  
大阪府高槻市幸町 1 番 1 号 松下電子工業  
株式会社内

(72)発明者 長野 能久  
大阪府高槻市幸町 1 番 1 号 松下電子工業  
株式会社内

(72)発明者 田中 圭介  
大阪府高槻市幸町 1 番 1 号 松下電子工業  
株式会社内

(72)発明者 久都内 知恵  
大阪府高槻市幸町 1 番 1 号 松下電子工業  
株式会社内